Logikbausteine

Bei Logikbausteinen unterscheidet man zwischem logischen Werten und den Signalpegeln. Die logischen Werte können 0 oder 1 sein, die Signalpegel z.B. H oder L, was High oder Low bedeutet. Dabei ist keine feste Zuordnung zwischen H und L und 1 und 0 vorgegeben, hierzu gibt es in der Praxis ganz unterschiedliche Möglichkeiten. H und L beziehen sich auch den technischen Signalpegel, bei TTL-Gattern (Transistor-Transistor-Logik) auf +5V oder 0V, wobei immer Bereiche für H und L angegeben sind (z. B. 3.4V wird auch als H angesehen, 0.7 V als L, jedoch beispielsweise 1.2V ist undefiniert).

Funktion

Baustein

Wertetabelle

Beschreibung

NICHT

(NOT)

not_gate
AX
01
10

Die Nicht-Logik liefert genau dann ein 1-Signal am Ausgang wenn am Eingang ein 0-Signal anliegt. Die Realsierung einer Nicht-Logik mit Schaltern kann z.B. durch einen Öffner verwirklicht werden. Der Schalter öffnet den Stromkreis wenn man ihn betätigt.

and_gateand_gate

UND

(AND)

and_gate
ABX
000
010
100
111

Die Und-Verknüpfung liefert immer genau dann und nur dann ein 1-Signal am Ausgang, wenn beide Eingänge ein 1-Signal erhalten. Technisch lässt sich dies auch zum Beispiel einfach durch eine Reihenschaltung zweier Schalter erreichen.

and_gateand_gate

ODER

(OR)

or_gate
ABX
000
011
101
111

Die Oder-Verknüpfung liefert immer genau dann ein 1-Signal am Ausgang, wenn einer der beiden Eingänge oder beide Eingänge ein 1-Signal erhalten. Technisch könnte dies auch zum Beispiel einfach durch eine Parallelschaltung zweier Schalter realisiert werden.

or_gateor_gate

NAND

nand_gate
ABX
001
011
101
110

Die NAND (Nicht-Und)-Logik liefert genau dann und nur dann ein 0-Signal am Ausgang wenn beide Eingänge ein 1-Signal erhalten. Eine NAND-Verknüpfung erhält man durch Parallelschalten von zwei Öffner.

and_gatenand_gate

NOR

nor_gate
ABX
001
010
100
110

Die NOR (Nicht Oder)-Logik liefert genau dann ein 0-Signal am Ausgang wenn einer der beiden Eingänge oder beide Eingänge ein 1-Signal erhalten. Diese Verknüpfung lässt sich auch durch eine Reihenschaltung zweier Öffner realisieren.

nor_gatenand_gate

Exklusiv-
Oder
(XOR)

xor_gate
ABX
000
011
101
110

Die Antivalenz-Funktion liefert nur dann ein 1-Signal am Ausgang wenn genau ein Eingang ein 1-Signal erhält. Für die Realisierung aus einfacheren Verknüpfungen müssen hier alle drei Grundbausteine (Und, Oder und Nicht) verwendet werden.

and_gate

Äquivalenz

aequivalenz_gate
ABX
001
010
100
111

Die Äquivalenz-Funktion liefert nur dann ein 1-Signal am Ausgang wenn genau beide Eingänge ein 1-Signal führen oder beide ein 0-Signal führen.

and_gate

Inhibition
(Sperrgatter)

inhibition_gate
ABX
000
011
100
110

Bei der Inhibitions-Funktion kann der Ausgang nur dann ein 1-Signal liefern, wenn der Eingang 1 dauern gesperrt ist und zugleich Eingang 2 ein 1-Signal erhält.

Implikation

implikation_gate
ABX
001
011
100
111

Bei der Implikations-Funktion kann der Ausgang nur dann ein 0-Signal liefern, wenn der Eingang 1 dauern 1-Signal führt und zugleich Eingang 2 ein 0-Signal erhält.

Logikfamilien

Vergleich verschiedener Logikfamilien

Technologie

Kennz.

Temp.-Bereich

Betriebsspg.
in V

VIH

VIL

VOH

VOL

TTL
(Standard TTL)

74..

0..70°C

4,75..5,25

>2,0

<0,8

>2,4

<0,4

S-TTL
(Schottky-TTL)

74S..

-40..+85°C

4,75..5,25

>2,0

<0,8

>2,7

<0,5

LS-TTL
(Low-Power-Schottky-TTL)

74LS..

-40..+85°C

4,75..5,25

>2,0

<0,8

>2,7

<0,5

ALS
(Advanced-Low-Power-S-TTL)

74ALS..

-40..+85°C

4,75..5,5

>2,0

<0,7

>(US-2)

<0,4

ECL
(Emitter-Coupled-Logik)

FYH..

+15..+55°C

-5

<-5

>-1,6

<-5

>-1,7

CMOS

4000B

-40..+85°C

3..15

4,0..8,0

1,0..2,0

4,5..9,0

<0,5

HCMOS
(High-Speed-CMOS-Logik)

74HC..

-40..+85°C

2..6

>0,7*US

< 0,2*US

>(US-0,5)

<0,4

Vergleichstabelle 74-Serie

Typ

Gatter

Funktion

7400

NAND

Quad, 2-Eingänge

7401

NAND

Quad, 2-Eingänge, Open-Collector-Ausgang

7402

NOR

Quad, 2-Eingänge

7403

NAND

Quad, 2-Eingänge, Open-Collector-Ausgang

7404

PUFFER

HEX-Inverter

7405

PUFFER

HEX-Inverter, Open-Collector-Ausgang

7406

PUFFER

Hochspannungs-Inverter, Hex, Open-Collector-Ausgang

7407

PUFFER

Hochspannungs-Puffer, Hex, Open-Collector-Ausgang

7408

AND

Quad, 2-Eingänge

7409

AND

Quad, 2-Eingänge, Open-Collector-Ausgang

7410

NAND

Triple, 3-Eingänge

7411

AND

Triple, 3-Eingänge

7414

SCHMITT

HEX-Inverter

7416

PUFFER

HEX-Inverter, Open-Collector-Ausgang

7420

NAND

Dual 4-Eingänge

7421

AND

Dual, 4-Eingänge

7425

NOR

Dual, 4-Eingänge, Strobe-Eingänge

7430

NAND

8-Eingänge

7432

OR

Quad, 2-Eingänge

7433

NOR

Quad, 2-Eingänge, Open-Collector-Ausgang

7437

NAND

Quad, 2-Eingänge, gepufferte Ausgänge

7438

NAND

Quad,2-Eingänge,Open-Collector, gepufferte Ausgänge

7445

Decoder

BCD auf Dezimal, open-collector

7447

Decoder

BCD auf 7-Segment, open-collector

7473

J-K Flip-Flop

Dual, reset

7474

D Flip-Flop

Dual, set, reset

7475

D Flip-Flop

Transparent Latches, Quad, bistabil

7476

J-K Flip-Flop

Dual, set, reset

7486

XOR

Quad, 2-Eingänge



Fachlexikon der Mechatronik © 2003 Erich Käser. Alle Rechte vorbehalten.